PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-290122

(43)Date of publication of application: 19.10.2001

(51)Int.Cl.

G02F G02F 1/137

G09G 3/20 GO9G 3/36

(21)Application number: 2000-104519

(71)Applicant: CANON INC

(22)Date of filing:

06.04.2000

(72)Inventor: MORI HIDEO


TOGANO TAKESHI MIURA KIYOSHI

(54) DRIVING METHOD FOR LIQUID CRYSTAL DISPLAY ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a crosstalk countermeausre which can be applied to even a field sequential drive and which does not depend on an inversion drive.

SOLUTION: In this driving method, at the time of performing a field inverting drive changing over the polarity of the an applying voltage to respective pixels of an active matrix type liquid crystal display element in which plural pixels are arranged in a matrix shape and, also, a picture is displayed by scanning row electrodes and by applying a signal to column electrodes for every scanning of one screen, an amount in which the potential of a certain pixel is fluctuated is calculated from the amount of change in voltages of column voltages in a period when the pixel is in high impedance, that is, from the picture information in a vertical direction including the pixel and the information of the polarities of voltages and picture data are corrected in order to correct the calculated amount of fluctuation in the pixel potentials.



LEGAL STATUS

[Date of request for examination]

13.12.2001

[Date of sending the examiner's decision of rejection]

10.03.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

3571993

[Date of registration]

02.07.2004

[Number of appeal against examiner's decision of

2004-07271

rejection

[Date of requesting appeal against examiner's decision of 09.04.2004 rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

識別記号

(51) Int.Cl.7

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-290122 (P2001-290122A)

テーマコート*(参考)

(43)公開日 平成13年10月19日(2001.10.19)

G02F	1/133	5 5 0	G 0 2 F	1/133	550	2H088	
	1/137			1/137		2H093	
G 0 9 G	3/20	6 1 1	G 0 9 G	3/20	3/20 6 1 1 D 5 C 0		
	3/36			3/36 5 C 0 8 0			
			審査請求	未請求	請求項の数10	OL (全 8 頁)	
(21)出願番号	}	特顧2000-104519(P2000-104519)	(71)出願人	000001007			
				キヤノ:	ン株式会社		
(22)出顧日		平成12年4月6日(2000.4.6)		東京都大田区下丸子3丁目30番2号			
			(72)発明者	森 秀雄			
				東京都	東京都大田区下丸子3丁目30番2号キヤノ		
				ン株式会	ン株式会社内		
			(72)発明者	門叶	刺司		
				東京都	東京都大田区下丸子3丁目30番2号キヤノ		
				ン株式会	会社内		
			(74)代理人	1000862	100086287		
				弁理士	伊東 哲也	(外1名)	
			Į.				


FΙ

最終頁に続く

(54) 【発明の名称】 液晶表示素子の駆動方法

(57)【要約】

【課題】 フィールドシーケンシャル駆動にも適用できる、反転駆動によらないクロストーク対策を提供する。 【解決手段】 複数の画素をマトリクス状に配置すると共に、行電極走査および列電極の信号印加によって画像を表示するアクティブマトリクス型の液晶表示素子の各画素への印加電圧の極性を1画面の走査毎に切り替えるフィールド反転駆動を行う際、ある画素の電位が変動する量を、該画素がハイインピーダンスになっている期間の列電圧の電圧変化量、すなわち該画素を含む縦方向の画像情報および、電圧極性の情報から算出し、算出した画素電位変動量を補正するべく画像データを補正する。



2

【特許請求の範囲】

【請求項1】 複数の画素をマトリクス状に配置すると共に、行電極走査および列電極の信号印加によって画像を表示するアクティブマトリクス型の液晶表示素子の各画素への印加電圧の極性を1画面の走査毎に切り替えるフィールド反転駆動を行う際、各画素に印加する電圧を、その画素のアクティブ素子が選択されてから次に選択されるまでの期間の該画素のアクティブ素子が接続される列電極に印加すべき電圧に基づいて補正することを特徴とする液晶表示素子の駆動方法。

1

【請求項2】 前記補正は、ある画素に印加する電圧を、表示画像に応じてその画素に書き込むべき電圧と、該画素のアクティブ素子が接続される列電極に接続されたアクティブ素子を有する他の画素に前記表示画像に応じて書き込むべき電圧の平均値との差に補正係数 η を乗じた電圧値分補正することを特徴とする請求項 1 に記載の液晶表示素子の駆動方法。

【請求項3】 前記補正係数ηは、該画素電極と列電極との間の寄生容量Cds、該画素電極と行電極との間の寄生容量Cgd、該画素の液晶容量Clc、および該画素に形成した保持容量Ccsの関係する関係式で求めることを特徴とする請求項2に記載の液晶表示素子の駆動方法。

【請求項4】 前記補正係数 η は

 $\eta = C d s / (C d s + C g d + C l c + C c s)$ で表されることを特徴とする請求項3に記載の液晶表示素子の駆動方法。

【請求項5】 前記液晶がカイラルスメクチック液晶であることを特徴とする請求項1~4のいずれかに記載の液晶表示素子の駆動方法。

【請求項6】 前記カイラルスメクチック液晶の層転移系列が、高温側より、等方性液体相(ISO.)ーコレステリック相(Ch)ーカイラルスメクチックC相、または等方性液体相(ISO.)ーカイラルスメクチックC相であることを特徴とする請求項5に記載の液晶表示素子の駆動方法。

【請求項7】 前記液晶表示素子は、電圧無印加時では、液晶の平均分子軸が単安定化された第一の状態を示し、第一の極性の電圧印加時には、該液晶の平均分子軸は印加電圧の大きさに応じた角度で該単安定化された位 40 置から一方の側にチルトし、該第一の極性とは逆極性の第二の極性の電圧を印加したときとは逆側にチルトし、前記第一の極性の電圧印加時と第二の極性の電圧印加時の液晶の平均分子軸の該第一の状態における単安定化された位置を基準とした最大チルト状態のチルトの角度をそれぞれ β 1、 β 2としたとき、 β 1> β 2となる液晶表示素子であることを特徴とする請求項6に記載の液晶表示素子の駆動方法。

【請求項8】 前記チルト角度 β 1 と β 2 が、 β 1 \geq 5 × β 2 となることを特徴とする請求項 7 に記載の液晶表 50

示素子の駆動方法。

【請求項9】 前記液晶表示素子は、電圧無印加時では、液晶の平均分子軸が単安定化された第一の状態を示し、第一の極性の電圧印加時には、該液晶の平均分子軸は印加電圧の大きさに応じた角度で該単安定化された位置から一方の側にチルトし、該第一の極性とは逆極性の第二の極性の電圧印加時には、該液晶の平均分子軸は該単安定化された位置から実質的に変化しない液晶表示素子であることを特徴とする請求項6に記載の液晶表示素子の駆動方法。

【請求項10】 前記カイラルスメクチック液晶のバルク状態での螺旋ピッチはセル厚の2倍より長い請求項6~9のいずれかに記載の液晶表示素子の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置等に 用いられる液晶表示素子の駆動方法に関する。

[0002]

30

【従来の技術】近年、液晶表示素子はPCのモニタを初めとしてビデオカムコーダのビューファインダ、プロジェクタ等々様々な分野で製品化が果たされており、これらの多くにはツイストネマチック液晶を用いている。しかしながら、ツイストネマチック液晶を用いた液晶表示素子には、応答速度の遅さ、視野角の狭さといった問題が存在している。一方、カラー液晶表示素子の新たな方式としてカラーフィルタを用いないフィールドシーケンシャル方式が提案されている。これは赤(R)、緑

(G)、青(B)の光源を順次点灯させて、これに合わせた画像を液晶パネルに表示させることで時間混色によってカラー表示を行うものである。フィールドシーケンシャル方式の場合は各色フィールドの間に確実に液晶応答が完了していなければ所望の色が表示出来なくなる為、液晶応答速度にはこれまで以上の高速性が求められる

【0003】これらの問題を解決する液晶モードとして、例えば特許第2681528号で吉田が単安定モードの強誘電性液晶とアクティブマトリクス素子を組み合わせた方法を提案している。この単安定モード強誘電性液晶は、図2に示す片極性の電気光学特性を有する。両極性の電気光学特性を有するツイストネマチック液晶や特開平9-50049号で提案されている液晶は正極性電圧にも負極性電圧にもほぼ同様の光学応答を示し、このVーTカーブの形からV字型と称されている。これに対して単安定モードの強誘電性液晶はV字を半分に切った形に見えることから片側V字液晶(モード)と称されている。以降、片側V字液晶と称する。

【0004】図3にフィールドシーケンシャル方式において、片側V字液晶をアクティブマトリクス素子を用いて駆動するシーケンスの例を、図4にこのときのアクティブマトリクス素子構成の一例を示し、駆動方法を説明

する。図4において、41はXゲート駆動回路、42は ゲートライン(行電極)、43はソースライン(列電 極)、44はソース駆動回路、Ccsは保持容量、Cl cは液晶容量である。

【0005】図3に示すように、例えば1/60sec の 1フレームの間に表示素子の全面を6回走査する。第一 の走査では赤(R)の情報電圧を+極性で書き込み、第 二の走査では赤(R)の情報電圧を一極性で書き込む。 さらに第三の走査では緑(G)の情報電圧を+極性で書 き込み、第四の走査では緑(G)の情報電圧を一極性で 書き込み、第五の走査では青(B)の情報電圧を+極性 で書き込み、第六の走査では青(B)の情報電圧を一極 性で書き込む。これに対して赤の光源は第一の走査から 第二の走査の期間に渡って点灯させ、緑の光源は第三の 走査から第四の走査の期間に渡って点灯させ、青の光源 は第五の走査から第六の走査の期間に渡って点灯させ る。片側V字液晶は、図2に示す光学応答を示すため、 各画素は赤情報輝度→黒→緑情報輝度→黒→青情報輝度 →黒を繰り返し表示する。これにより、カラーフィルタ を用いずにフルカラー表示を得ることができる。

【発明が解決しようとする課題】しかしながら、図3に

示す駆動シーケンスはフィールド反転駆動である為、ク

[0006]

ロストークの問題を考える必要がある。 図5に示すよう に画素電極にはいくつかの寄生容量が存在する。特にソ ースライン43とのカップリングは、ソースライン上を 表示画像に依存する電圧が印加される為、当該画素のゲ ートがオフになっているときに、ソースライン43上の 電圧変動によるフィードスルーが発生して画素電極電位 の変動を引き起こし、ひいては液晶の透過光量が変動し て所望の階調特性を得られなくなるという問題、すなわ ち図6を用いて後述するようなクロストークが生じる。 【0007】図7は図6に示すクロストークの発生を定 量的に説明するタイミングチャートである。図6ではク ロストークの仕組みを端的に説明するために、黒背景に 白四角を表示した場合を示す。白四角は画素aの近傍の 小さな四角と、画素bから画素dに跨る縦に長い四角の 二つである。ゲートの走査は上から下へと順次行われて いく。画素a、bのゲートラインIは時刻t3、t3' に選択され、画素c、dのゲートラインIIは時刻t5、 t 5'に選択される。一方、画素a、cのソースライン Aに印加される電圧は時刻 t 2に白を書く+極性の電圧 +Vwとなり、時刻t4に0Vとなり、時刻t2'には 前述の白を書く+極性の電圧+Vwと絶対値が同じで極 性が逆の電圧-Vwが印加され、時刻 t 4 ' に 0 V とな る。同様に、画素b、dのソースラインBに印加される 電圧は時刻 t 1に白を書く+極性の電圧+Vwとなり、 時刻 t 6に0 V となり、時刻 t 1'には前述の白を書く +極性の電圧+Vwと絶対値が同じで極性が逆の電圧-Vwが印加され、時刻t6'に0Vとなる。

【0008】次に画素電位の時間的推移について説明す る。画素 a では時刻 t 3 にゲートライン I が選択された ときにソースラインAの電圧+Vwが書き込まれる。こ の後ゲートがオフされると、画素電位はハイインピーダ ンス状態となるので+ Vwを保とうとするが、図5に示 すような寄生容量が存在することから寄生容量先の電位 の変動によってフィードスルーの影響を受ける。時刻t 4まではソースラインAの電位が+Vwである為、画素 a の電位に変動は無いが、時刻 t 4 でソースラインAの 電位はOVに変わる為に、この影響を受け、画素aの電 位は若干ドロップする。更に時刻 t 2 "でソースライン Aの電位は-Vwに変わるため、画素 a の電位は更にド ロップする。次に時刻 t 3'でゲートライン I が選択さ れたときにソースラインAの電圧-Vwが書き込まれ る。この後時刻 t 4 '、時刻 t 2 でソースラインAの電 位が変わるため、画素 a の電位はここでも影響を受け る。画素b、画素c、画素dについても画素aと同様に 各画素電位は、ソースラインの変動の影響を受ける。影 響の受け方の説明はここでは省略するが、図7中に図示 20 する通りである。

【0009】次に光学応答について説明する。画素aで は時刻 t 3に + V w の電圧が画素に書き込まれ、透過状 態が白状態へと遷移する。その後、前述した画素電位の 変動に従って透過光量が変化する。時刻 t 3 ' にーVw の電圧が画素に書き込まれ、透過状態が黒状態へと遷移 する。なお、液晶は図2に示す片側V字液晶である。同 様に画素 b においても画素 a と同じタイミングで時刻 t 3 c + V w、時刻 t 3 i - V w が書き込まれて光学応 答が起きるが、その後の画素電位の変動は図7に示すよ うに画素aと画素bでは異なるため、画素aと画素bと では透過光量の積分値が異なり、観察者に輝度差を認識 させてしまう。また、図6において、画素cは本来黒表 示であるが、クロストークにより、白(光源色)表示と なっている。

【0010】一般的にはクロストーク対策としてライン 反転駆動、あるいはドット反転駆動によってソースライ ンに印加する電圧の極性を一水平走査期間毎に反転させ ることでクロストークの抑制を図っているが、上述した フィールドシーケンシャルの駆動方法は、フィールド反 転駆動による駆動が不可欠であり、ライン反転駆動やド ット反転駆動による対策以外の対策手法が求められる。 【0011】本発明は、上述の従来例における問題点に

鑑みてなされたもので、フィールド反転駆動を用いるフ ィールドシーケンシャル駆動にも適用可能な、反転駆動 によらないクロストーク対策を提供することを目的とす る。

[0012]

【課題を解決する為の手段および作用】そこで本発明で は、ある画素の電位が変動する量を、該画素がハイイン 50 ピーダンスになっている期間のソース電圧の電圧変化

量、すなわち該画素を含む縦方向の画像情報および、電 圧極性の情報から算出し、算出した画素電位変動量を補 正するべく画像データを補正することでクロストークの 抑制を図るものである。

[0013]

【発明の実施の形態】本発明の好ましい実施の一形態で は、複数の画素をマトリクス状に配置すると共に、行電 極走査および列電極の信号印加によって画像を表示する アクティブマトリクス型の液晶表示素子で1画面の走査 (1フィールド) 毎に液晶への印加電圧の極性を切り替 10 えるフィールド反転駆動を行う液晶表示装置において、 ある画素に印加する電圧を、該画素に書き込んだ電圧 と、該画素のアクティブ素子が選択されてから次に選択 されるまでの期間の該画素のアクティブ素子に接続され る列電極に印加される電圧の平均値との差に補正係数ヵ をかけた電圧値分補正することを特徴とする。

【0014】上記補正係数 η としては、該画素電極と列 電極との間の寄生容量Cds、該画素電極と行電極との 間の寄生容量Cgd、該画素の液晶容量Clc、および 該画素に形成した保持容量 Сс sの関係する関係式、例 20 $\lambda i \pi = C d s / (C d s + C g d + C l c + C c s)$ で表される補正係数を用いる。

【0015】また、前記液晶は、カイラルスメクチック 液晶である。層転移系列が、高温側より、等方性液体相 (ISO.) ーコレステリック相(Ch) ーカイラルス メクチック C 相、または等方性液体相(I SO.) - カ イラルスメクチックC相であるものが特に好ましい。こ のような液晶を用いた液晶表示素子の例は、特願平10 -177145や特開2000-010076等に記載 されている。

【0016】また、前記液晶表示素子としては、電圧無 印加時では、該液晶の平均分子軸が単安定化された第一 の状態を示し、第一の極性の電圧印加時には、該液晶の 平均分子軸は印加電圧の大きさに応じた角度で該単安定 化された位置から一方の側にチルトし、該第一の極性と は逆極性の第二の極性の電圧を印加したときとは逆側に チルトする液晶表示素子において、前記第一の極性の電 圧印加時と第二の極性の電圧印加時の液晶の平均分子軸 の該第一の状態における単安定化された位置を基準とし た最大チルト状態のチルトの角度をそれぞれβ1、β2 としたとき β 1 > β 2 となる液晶表示素子である。 β 1 $\geq 5 \times \beta 2$ であればより好ましく、 $\beta 2 = 0$ であればさ らに好ましい。

【0017】前記カイラルスメクチック液晶のバルク状 態での螺旋ピッチはセル厚の2倍より長くなっている。 [0018]

【実施例】以下、図面を用いて本発明の実施例を説明す る。図1、図8および図9は、本発明に係る第一の実施 例を説明するための図であり、図1はデータ処理を示す

9は本実施例の効果を示すタイミングチャートである。 本実施例に係る液晶駆動方式は図3に示すフィールドシ ーケンシャル駆動方式を用いたものであり、液晶は図2 に示す電気光学応答特性を持つ片側V字液晶である。ま た、フィールドシーケンシャル駆動の為に用いるメモリ 空間は図10に示すものである。

6

【0019】本実施例のシステムはデジタルビデオカム コーダ (DVC) やデジタルスチルカメラ (DSC) 等 のモニタとして用いられるものであり、図8に示すよう に、以下の構成をとる。ビデオ信号をデジタル画像デー タに変換する回路ブロック1、赤(R)緑(G)青 (B) パラレルの画像データをRGBシリアル画像デー タに変換し、かつLCD (液晶表示素子) 4の特性に合 わせて画像データを補正する回路ブロック2、LCDに 合わせたアナログ信号にD/A変換する回路ブロック 3、図10に示すメモリ空間を有するフレームメモリ 5、そしてLCD4である。

【0020】ビデオデコード、パラシリ(並直)変換、 D/A変換部分については、ここでは説明を省略し、回 路ブロック2の中で行われる画像データの補正について 説明する。図1に示すフローチャートは、フィールド反 転駆動時に発生するソースラインからの影響によるフィ ードスルーによって起きる画素電位の変動に起因するク ロストークを抑制するための処理を示す。まず処理すべ き画素(仮に画素 a とする)の画像データの格納されて いるメモリ上のアドレスから行アドレスを抽出し、行ア ドレスレジスタに画像データ行アドレスをセットすると ともに、繰り返しカウンタに『走査線数-1』の値をセ ットする (ステップ1)。一方、処理すべき画素の画像 データの値と画像データに応じた印加電圧を示すテーブ ルの値に従い、印加電圧Vlcを算出する(ステップ 2、3)。なお、Vlcは実際に印加するアナログ電圧 ではなく、電圧値を示すデジタル情報である。次に行ア ドレスレジスタの値に1を加え(このとき同時に繰り返 しカウンタの値を1減じる) (ステップ4)、その値に 従って画像データを読み出す(ステップ5)。この画像 データはすなわち、表示エリア上の画素 a の1ライン下 で横方向が同一位置に位置する画素の画像データであ る。この画像データについても、画像データの値と画像 データに応じた印加電圧を示すテーブルの値に従い、印 加電圧Vlcを算出する(ステップ6)。他方、走査線 数と行アドレスの値の関係から、アドレスレジスタの値 で示される行アドレスが期間1、すなわち+極性の電圧 を印加すべき期間であるのか、期間2、すなわち-極性 の電圧を印加すべき期間であるかを判定し(ステップ 7)、この判定結果、およびフィードスルーを引き起こ す度合いを示す容量結合係数テーブルに基づいて、当該 行アドレスのソースラインに印加されている電圧によっ て画素 a に如何ほどのフィードスルー電圧が発生するか フローチャート、図8は回路構成を示すブロック図、図 50 を算出し(ステップ8)、この値を累積フィードスルー

電圧値として所定のメモリ空間に保存する(ステップ * [0021]

9)。このときのフィードスルー電圧値Vfは

$V f = \Delta V s \times C d s / (C d s + C g d + C l c + C c s)$

で表される。なお、 $\Delta V s$ はソースライン 4.4 (図 5) に印加される電圧の変化量、Cds はソースラインと画 素電極との間の寄生容量、Cgdはゲートラインと画素 電極との間の寄生容量、Clcは当該画素の液晶容量、 Ccsは当該画素に形成される保持容量である。

【0022】次に、繰り返しカウンタの値を確認して ンタの値に1を加える処理(ステップ4)に戻り、それ 以降の処理を繰り返し、累積フィードスルー電圧の値を 順次書き換える。繰り返しカウンタの値が0であれば、 最初に算出した印加電圧V1cと累積フィードスル一電 圧値を加算して、画素 a に印加すべき電圧を算出する。※

$Vw' = Vw + 2Vw \times Cds$

で示される。なお、前述の通り、Cdsはソースライン と当該画素電極との間の寄生容量、Cgdはゲートライ ンと当該画素電極との間の寄生容量、Clcは当該画素 の液晶容量、Ccsは当該画素の保持容量である。

【0025】このように、ソースラインの電圧変動によ るフィードスルーに起因する輝度変動を、表示画像デー タに基づく補正をかけることによって補正した電圧をソ ースラインに印加することで図9に示すように所望の光 学応答を得、クロストークの発生を大幅に抑制した正確 な階調表示を得ることができる。

[0026]

【他の実施例】図12は、本発明の第二の実施例に係る 駆動シーケンスを示すタイミングチャートである。本発 明は、図12に示すようにフィールドシーケンシャル方 30 ブロック図である。 式の駆動に対してだけでなく、カラーフィルタによるカ ラー表示を行う場合の駆動に対しても有効である。ま た、この場合も片側V字液晶の特徴を活かす為に倍速駆 動 (例えば60Hzのフレームレートの入力画像を+フ ィールド、一フィールドの2フィールドに分けた120 H z にする) の為にフレームメモリを用いているため、 本実施例の為に新たにフレームメモリを抱える必要はな い。

[0027]

【発明の効果】以上に述べたように、本発明は、ある画 40 素の電位が変動する量を、該画素がハイインピーダンス になっている期間のソース電圧の電圧変化量、すなわち 該画素を含む縦方向の画像情報および、電圧極性の情報 から算出し、算出した画素電位変動量を補正するべく画 像データを補正することでクロストークの抑制を図り、 正確な階調表示を得るものである。

【図面の簡単な説明】

【図1】 本発明に係る第一の実施例のデータ処理を示

【数1】

※最後に、印加電圧から画像データを逆引きするテーブル に従い、補正後の画像データ値を得る(ステップ1 1)。このときの画像データ値は、補正前の画像データ が例えば6ビットであったとすると、補正後の画像デー タは6ビットより多いビット数のデータとなる。

【0023】また、画素に印加すべき電圧はフィードス (ステップ10)、これが0でなければ行アドレスカウ 10 ルーを考慮しなければ、図11に示すように最大で+V wであるが、フィードスルーを考慮して、これを補正す る電圧を印加する場合は、これより大きな値の電圧+V w'を印加する。この値は最大で

[0024]

【数2】

(C 1 c + C c s + C d s)

すフローチャートである。

【図2】 片側V字液晶の電気光学特性を示す図であ る。

【図3】 片側V字液晶を用いたフィールドシーケンシ 20 ャル駆動シーケンスを示すタイミングチャートである。

【図4】 アクティブマトリクス素子の一例を示す模式 図である。

【図5】 画素に寄生する容量を示す模式図である。

【図6】 クロストークが発生したときの表示状態を示 す図である。

【図7】 クロストークの発生を定量的に説明するタイ ミングチャートである。

【図8】 本発明に係る第一の実施例の回路構成を示す

【図9】 本発明に係る第一の実施例の効果を示すタイ ミングチャートである。

【図10】 本発明に係る第一の実施例で用いるメモリ 空間を示す模式図である。


【図11】 本発明に係る第一の実施例の印加電圧を説 明する図である。


【図12】 本発明に係る第二の実施例の駆動シーケン スを示すタイミングチャートである。


【符号の説明】

1:ビデオ信号をデジタル画像データに変換する回路ブ ロック、2:赤(R)緑(G)青(B)パラレルの画像 データをRGBシリアル画像データに変換し、かつLC Dの特性に合わせて画像データを補正する回路ブロッ ク、3:LCDに合わせたアナログ信号にD/A変換す る回路ブロック、4:LCD、5:フレームメモリ、4 1:Xゲート駆動回路、42:ゲートライン(行電) 極)、43:ソースライン(列電極)、44:ソース駆 動回路、Ccs:保持容量、Clc:液晶容量。


8































【図10】



【図12】



フロントページの続き

(72)発明者 三浦 聖志

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

Fターム(参考) 2H088 EA02 GA03 GA04 GA17 HA08

HA12 JA03 KA14 MA01

2H093 NA16 NA31 NA43 NA51 NA61

 ${\tt NC03\ NC34\ NC35\ NC67\ ND15}$

NF03

5C006 AA22 AC28 AF44 AF46 BA12

BB16 EC01 FA22 FA37

5C080 AA10 BB05 DD10 EE17 FF11

GG07 JJ02 JJ04 JJ05 JJ07

KK42